क्वालकॉम की टेनस्टोरेंट टॉक्स, ऑप्टिकल चिप्स एक्ट फंडिंग, और एजेंटिक चिप डिजाइन

इस सप्ताह तीन सेमीकंडक्टर विकास एआई के हार्डवेयर भविष्य की वास्तुकला को परिभाषित करते हैं: क्वालकॉम ने टेनस्टोरेंट (जिम केलर के टेनसिक्स/आरआईएससी-वी अनुमान चिप स्टार्टअप) के लिए $8-10बी अधिग्रहण वार्ता की सूचना दी है, जो क्वालकॉम के वैश्विक विनिर्माण पैमाने को टेनस्टोरेंट के विरल-ध्यान वाले एलएलएम सिलिकॉन के साथ जोड़ देगा और आर्म लाइसेंसिंग को बायपास करेगा; शेरमेन, टेक्सास में InP फोटोनिक वेफर क्षमता के लिए सुसंगत कॉर्प को अमेरिकी वाणिज्य विभाग का $50M CHIPS अधिनियम अनुदान सीधे AI GPU क्लस्टर के अंदर कॉपर-वायर बैंडविड्थ दीवार को संबोधित करता है; और सिग्मेंटिकएआई का "चिप डिजाइन के लिए कर्सर" का लॉन्च - वेरिलॉग आरटीएल पीढ़ी और बंद-लूप ईडीए सत्यापन के लिए एक एजेंटिक मल्टी-एजेंट सिस्टम - कस्टम एएसआईसी डिजाइन को वर्षों से हफ्तों तक संपीड़ित कर सकता है।

🔌 क्वालकॉम-टेनस्टोरेंट अधिग्रहण - आरआईएससी-वी डाटासेंटर में प्रवेश करता है

क्वालकॉम रणनीतिक कमी को भरने की कोशिश कर रहा है

क्वालकॉम दुनिया की अग्रणी मोबाइल चिप डिजाइनर (स्नैपड्रैगन) है, जिसका प्रमुख स्थान है:

• स्मार्टफ़ोन एसओसी (42% बाज़ार हिस्सेदारी)
• ऑटोमोटिव सिलिकॉन (स्नैपड्रैगन राइड)
• ऑन-डिवाइस एआई एनपीयू (स्नैपड्रैगन 8 एलीट में हेक्सागोन एनपीयू)

लेकिन क्वालकॉम के पास कोई प्रतिस्पर्धी डेटासेंटर एआई उत्पाद नहीं है। इसका असफल इंटेल अधिग्रहण प्रयास (2017) और सीमित क्लाउड एआई ट्रैक्शन इस अंतर को उजागर करते हैं।

डेटासेंटर एआई चिप बाजार में क्वालकॉम गायब है:

टेन्सटोरेंट का टेन्सिक्स आर्किटेक्चर क्या ऑफर करता है

एलएलएम अनुमान के लिए कम ध्यान क्यों मायने रखता है: ट्रांसफार्मर ध्यान तंत्र में, अधिकांश ध्यान भार लगभग शून्य (विरल) होते हैं - वे आउटपुट में सार्थक योगदान नहीं देते हैं। मानक जीपीयू वैसे भी इन सभी लगभग-शून्य मानों की गणना करते हैं क्योंकि वे सघन मैट्रिक्स गुणन के लिए अनुकूलित होते हैं। टेनस्टोरेंट के टेनसिक्स कोर शून्य-मूल्य वाली गणनाओं को छोड़ देते हैं:

टेनस्टोरेंट का आरआईएससी-वी आर्किटेक्चर: टेन्सटोरेंट क्वालकॉम द्वारा लाइसेंस प्राप्त आर्म आर्किटेक्चर के बजाय RISC-V (ओपन इंस्ट्रक्शन सेट आर्किटेक्चर) का उपयोग करता है। यह रणनीतिक है: यदि अधिग्रहण किया जाता है, तो क्वालकॉम भविष्य के डेटासेंटर चिप्स को आर्म रॉयल्टी भुगतान (~$0.50-$1.50 प्रति चिप) के बिना और कस्टम संशोधनों को प्रतिबंधित करने वाली आर्म की लाइसेंसिंग शर्तों के बिना डिजाइन कर सकता है। वॉल्यूम (लाखों चिप्स) पर डेटासेंटर चिप्स के लिए, यह महत्वपूर्ण लागत बचत और डिज़ाइन स्वतंत्रता का प्रतिनिधित्व करता है।

जिम केलर क्यों मायने रखता है: जिम केलर ने डिज़ाइन किया: AMD K7 (सहेजा गया AMD), AMD K8 (पहला 64-बिट PC आर्किटेक्चर), Apple A4/A5 (iPhone 4), टेस्ला ऑटोपायलट चिप, AMD Zen (वह आर्किटेक्चर जो AMD को Intel के बराबर वापस लाया), और Intel का Meteor Lake आर्किटेक्चर। वह यकीनन पिछले 30 वर्षों के सबसे प्रभावशाली चिप वास्तुकार हैं। टेनस्टोरेंट का अधिग्रहण प्रभावी रूप से केलर का अधिग्रहण करता है।

⚡ सुसंगत चिप्स अधिनियम - ऑप्टिकल इंटरकनेक्ट क्रांति

एआई डेटा केंद्रों के अंदर कॉपर केबल क्यों विफल हो रहे हैं

"मेमोरी वॉल" (मेमोरी बैंडविड्थ को मात देने वाली गणना) सर्वविदित है। एक कम चर्चा वाली बाधा: संचार दीवार - एआई प्रशिक्षण समूहों के अंदर जीपीयू को जोड़ने वाली तांबे की केबल उनकी भौतिक सीमाओं को छू रही है।

कॉपर बनाम ऑप्टिकल इंटरकनेक्ट तुलना:

एनवीडिया जीबी200 एनवीएल72 रैक (72 जीपीयू) में, जीपीयू और एनवीलिंक स्विच के बीच ~2,160 कॉपर केबल चल रहे हैं। प्रत्येक केबल गर्मी नष्ट करती है। रैक-स्केल पर, केबल थर्मल अपव्यय अब एक महत्वपूर्ण डेटा सेंटर कूलिंग बोझ है।

इंडियम फॉस्फाइड (InP) - यह ऑप्टिकल चिप्स के लिए क्यों आवश्यक है:

सिलिकॉन कुशलता से प्रकाश उत्सर्जित नहीं करता (अप्रत्यक्ष बैंडगैप)। इंडियम फॉस्फाइड (InP) में एक सीधा बैंडगैप होता है - यह कुशलतापूर्वक लेज़ करता है और इसका उपयोग इसके लिए किया जाता है:

• हाई-स्पीड लेजर डायोड (1310 एनएम और 1550 एनएम - मानक टेलीकॉम/डेटाकॉम तरंग दैर्ध्य)
• इलेक्ट्रो-अवशोषण मॉड्यूलेटर (400+ जीबी/एस दर पर लेजर पर डेटा मॉड्यूलेट करें)
• फोटोडिटेक्टर (ऑप्टिकल सिग्नल प्राप्त करें)

सुसंगत चिप्स अधिनियम निधि:

इस निवेश से पहले यूएस आईएनपी आपूर्ति निर्भरता: यूएस एआई डेटा सेंटर उपकरण द्वारा उपभोग किए गए ~70% InP वेफर्स एशियाई निर्माताओं (मुख्य रूप से जापान, ताइवान और चीन) से आए थे। सुसंगत विस्तार इसे 2028 तक घटाकर ~45% कर देता है।

🤖 सिग्मेंटिकएआई - एजेंटिक आरटीएल डिज़ाइन ऑटोमेशन

चिप डिज़ाइन प्रतिभा संकट

सेमीकंडक्टर इंजीनियर की कमी (2026):

यह कमी प्राथमिक कारण है कि केवल सबसे बड़ी कंपनियां (एनवीडिया, ऐप्पल, गूगल, अमेज़ॅन) ही कस्टम सिलिकॉन का खर्च उठा सकती हैं। सिग्मेंटिकएआई की थीसिस: एआई आरटीएल डिज़ाइन का 60-80% काम कर सकता है, जिससे छोटी टीमों को प्रतिस्पर्धा करने की अनुमति मिलती है।

सिग्मेंटिकएआई मल्टी-एजेंट आर्किटेक्चर

मानक आरटीएल डिज़ाइन वर्कफ़्लो (सिग्मैंटिकएआई से पहले):

1. हार्डवेयर विनिर्देश (मानव द्वारा लिखित): "शाखा भविष्यवाणी के साथ एक 4-चरण पाइपलाइन 32-बिट आरआईएससी-वी पूर्णांक कोर डिज़ाइन करें"
2. आरटीएल कोड (वेरिलॉग/सिस्टमवेरिलॉग): प्रति जटिल ब्लॉक ~50,000-200,000 कोड की लाइनें
3. टेस्टबेंच (यूवीएम): प्रति ब्लॉक सत्यापन कोड की ~100,000-500,000 लाइनें
4. संकलन: सिनोप्सिस वीसीएस या कैडेंस एक्सेलियम सिमुलेशन चलाता है
5. कवरेज विश्लेषण: जांचें कि क्या सभी कोने के मामलों का उपयोग किया गया था
6. डिबगिंग: बग की पहचान करने के लिए इंजीनियर सिमुलेशन वेवफॉर्म और लॉग पढ़ते हैं
7. ठीक करें + पुनः अनुकरण करें: चरण 4-7 दोहराएं (आमतौर पर प्रति ब्लॉक 50-200 पुनरावृत्तियाँ)

SigmanticAI का मल्टी-एजेंट सिस्टम:

SigmanticAI के प्रदर्शन दावे (आंतरिक बेंचमार्क, जून 2026 में प्रकाशित):

चेतावनियाँ: ये बेंचमार्क उन डिज़ाइनों के लिए हैं जो कार्यात्मक शुद्धता को पूरा करते हैं (सभी सिमुलेशन पास होते हैं)। भौतिक डिज़ाइन (समय समापन, स्थान-और-मार्ग) और सिलिकॉन सत्यापन के लिए अभी भी सिग्मेंटिकएआई के बाद मानव इंजीनियरों की आवश्यकता होती है।

📌 अंतिम पंक्ति

• क्वालकॉम-टेनस्टोरेंट-रिस्क-वी-अधिग्रहण:* $8-10बी अधिग्रहण वार्ता; टेन्सिक्स विरल ध्यान लाभ: 80% विरलता → 800 बनाम 312 टीएफएलओपीएस प्रभावी, 2.2× एलएलएम थ्रूपुट, 2.5× बिजली दक्षता; आरआईएससी-वी = आर्म रॉयल्टी ($0.50-1.50/चिप) को समाप्त करता है + पूर्ण डिजाइन स्वतंत्रता; जिम केलर ट्रैक रिकॉर्ड: AMD K7/K8/Zen, Apple A4/A5, Tesla Autopilot, Intel Meteor Lake; क्वालकॉम की 0% डेटासेंटर एआई बाजार हिस्सेदारी बनाम एनवीडिया की 88% है।
• सुसंगत-इनपी-चिप्स-एक्ट-ऑप्टिकल:* तांबे की दीवार: 400 जीबी/एस सीमा, 3-5 मीटर पहुंच, 5-10 पीजे/बिट, उच्च तापीय; सिलिकॉन फोटोनिक्स: 3.2-6.4 टीबी/सेकंड, 10 किमी, <1 पीजे/बिट; InP की आवश्यकता है (कुशलतापूर्वक प्रत्यक्ष बैंडगैप लेज़); $50M चिप्स अधिनियम + $50M+ मिलान; शर्मन TX: 5K → 15K InP वेफर प्रारंभ/माह; अमेरिका पर निर्भरता 70% → 45% एशियाई आईएनपी आपूर्ति; लक्ष्य: एआई क्लस्टर के लिए 400जी/800जी/1.6टी ट्रांसीवर पीआईसी; ऑनलाइन Q2 2028।
• सिग्मेंटिक-एआई-आरटीएल-एजेंट:* 230K इंजीनियर की कमी (36% अंतर); $195K/वर्ष यूएस आरटीएल इंजीनियर; 24-48 महीने का ASIC डिज़ाइन चक्र; 7-एजेंट सिस्टम: डायरेक्टर + आरटीएल राइटर + टेस्टबेंच + कंपाइल मॉनिटर + डिबग + फिक्स + कवरेज; टूल एकीकरण: वीसीएस/एक्ससेलियम/सिनॉप्सिस एपीआई; बेंचमार्क: 32-बिट आरआईएससी-वी 6-9 महीने → 8 दिन (95%); एलएलएम त्वरक 12-18 महीने → 21 दिन (97%); सीमा: भौतिक डिज़ाइन (समय समापन, पी एंड आर) को अभी भी आरटीएल के बाद मनुष्यों की आवश्यकता है।

📬 अपडेट रहें

हर सप्ताह अपने इनबॉक्स में सर्वोत्तम AI और प्रौद्योगिकी प्राप्त करें। हमारे मुफ़्त न्यूज़लेटर की सदस्यता लें →

प्रकटीकरण: इस पोस्ट में संबद्ध लिंक हैं। यदि आप हमारे लिंक के माध्यम से खरीदारी करते हैं, तो हम आपसे बिना किसी अतिरिक्त लागत के एक छोटा सा कमीशन कमाते हैं। हम केवल उन्हीं उत्पादों की अनुशंसा करते हैं जिन पर हमें विश्वास है।